PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-120306

(43)Date of publication of application: 15.04.2004

(51)Int.CI.

H03G 3/30

H04B 1/04

(21)Application number: 2002-280452

(22)Date of filing:

26.09.2002

(71)Applicant : RENESAS TECHNOLOGY CORP


(72)Inventor: KAJIWARA HISAYOSHI


TOYODA KENJI HIKASA KAZUHIKO YAMAWAKI DAIZO

(54) VARIABLE GAIN AMPLIFIER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a variable gain amplifier with a large variable gain range, less distortion, and less noises. SOLUTION: A gm variable differential amplifier 104 to execute the control of the gain by a bias current is used as a unit amplifier (VGA)102 constituting the variable gain amplifier 100. A large variable gain range can be obtained by connecting a plurality of stages of the gm variable differential amplifiers in series. Signals are attenuated by providing an attenuator 101 at least on the input side of the initial stage VGA1. By this, it prevents amplitude distortion from occurring in each VGA. A capacitance voltage dividing attenuator 101 which does not generate noises is used as an attenuator in order to reduce noises. A fixed gain amplifier 103 is provided at the final stage in order to obtain the desired whole gain if required in the variable gain amplifier 100. If the variable gain amplifier is used for the variable gain amplifier for controlling transmission output of a Polar loop transmitter, an excellent transmission output control function can be realized without causing large degradation of distortion characteristics and noise characteristics.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**昭**2004-120306 (P2004-120306A)

(43) 公開日 平成16年4月15日 (2004.4.15)

			審查請求	未請求	請求項の数 7 OL	(全 14 頁)
		HO4B	1/04	E		
		нозс	3/30	С		
H04B	1/04	нозс	3/30	В	5K060	
HO3G	3/30	нозс	3/30	D	5 J 1 O O	
(51) Int.C1.7		F I			テーマコード	(参考)

(21) 出願番号 特願2002-280452 (P2002-280452) (22) 出願日 平成14年9月26日 (2002. 9. 26)

(71) 出願人 503121103

株式会社ルネサステクノロジ

株式芸社ルイリスノクノロシ 東京都千代田区丸の内二丁目4番1号

(74) 代理人 100068504

弁理士 小川 勝男

(72) 発明者 梶原 久芳

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 豊田 研次

東京都小平市上水本町五丁目20番1号

株式会社日立製作所半導体グループ内

(72) 発明者 日笠 和彦

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

最終頁に続く

(54) 【発明の名称】利得可変増幅器


(57)【要約】


【課題】利得可変範囲が大きく、低歪、低雑音の利得可変増幅器を提供する。

【解決手段】利得可変増幅器100を構成する単位増幅器(VGA)102として、バイアス電流で利得の制御を行うgm可変差動増幅器104を用いる。これを複数段直列に接続して大きな利得可変範囲を得る。少なくとも初段VGA1の入力側に減衰器101を設けて信号を減衰させる。これにより、各VGAにおいて振幅歪みが発生することを防ぐ。低雑音化のため、減衰器には雑音を発生しない容量分圧減衰器101を用いる。利得可変増幅器100には、所望の全体利得を得るため、最終段に利得固定増幅器103を必要に応じて設ける。

【効果】この利得可変増幅器を、ポーラループ送信機の 送信出力制御用の利得可変増幅器に用いると、歪み特性 や雑音特性の大きな劣化を生じることなく、良好な送信 出力制御機能を実現することができる。

【選択図】 図1





【特許請求の範囲】

【請求項1】

差動入力を有する利得可変の単位増幅器を複数個直列に接続して大きな利得可変範囲を得る多段構成の利得可変増幅器において、少なくとも初段の前記単位増幅器の入力側に低雑音減衰器を設けることを特徴とする利得可変増幅器。

【請求項2】

請求項1記載の利得可変増幅器において、

前記低雑音減衰器は、第1、第2および第3の容量から構成され、前記第1の容量の第1端子と前記第2の容量の第1端子間を差動入力端子とし、前記第1の容量の第2端子と前記第2の容量の第2端子間に前記第3の容量を設けると共に、前記第1及び第2の容量の前記第2端子間を差動出力端子とする容量分圧減衰器であることを特徴とする利得可変増幅器。

【請求項3】

請求項1または請求項2に記載の利得可変増幅器において、

最終段に利得固定増幅器を更に設けることを特徴とする利得可変増幅器。

【請求項4】

請求項1~3のいずれかに記載の利得可変増幅器において、

前記単位増幅器は、gm可変差動増幅器を含むことを特徴とする利得可変増幅器。

【請求項5】

請求項4に記載の利得可変増幅器において、

前記 g m 可変差動増幅器は、第1のトランジスタのコレクタと電源の間に第1の負荷抵抗を設け、第2のトランジスタのコレクタと前記電源の間に第2の負荷抵抗を設け、前記第1のトランジスタのエミッタと前記第2のトランジスタのエミッタ同士を結合し、結合された前記エミッタとグランドの間に可変電流源を設け、前記第1のトランジスタのベースと前記第2のトランジスタのベースとの間を差動入力端子とし、前記第1のトランジスタのコレクタと前記第2のトランジスタのコレクタとの間を差動出力端子とする差動増幅器であることを特徴とする利得可変増幅器。

【請求項6】

請求項4に記載の利得可変増幅器において、

前記gm可変差動増幅器は、第1のトランジスタのコレクタと電源の間に第1の負荷抵抗を設け、第2のトランジスタのコレクタと前記電源の間に第2の負荷抵抗を設け、前記第1のトランジスタのエミッタとグランドの間に第1のダイオードを設け、前記第1のトランジスタのエミッタとグランドの間に第2のダイオードを設け、前記第1のトランジスタのベースと前記第2のトランジスタのベースとの間を差動入力端子とし、前記第1のトランジスタのコレクタと前記第2のトランジスタのコレクタとの間を差動出力端子とする差動増幅器であることを特徴とする利得可変増幅器。

【請求項7】

位相が互いに 9 0° 異なる第 1 及び第 2 の入力信号と中間周波電圧発振器の出力信号とを 入力として変調信号を出力する直交変調器と、

振幅比較器を用いた振幅ループと、

位相比較器を用いた位相ループと

電力増幅器の出力を結合器を介して検出した帰還信号を中間周波帯に周波数変換して中間 周波信号を出力するダウンコンバートミクサとを有し、

前記振幅ループは、前記振幅比較器が一方の入力端子に接続される前記変調信号と他方の入力端子に接続される前記中間周波信号との振幅成分を比較して、前記変調信号の振幅と前記中間周波信号の振幅とが等しくなるように前記電力増幅器の制御端子に第1のループフィルタを介して帰還をかけるように構成され、

前記位相ループは、前記位相比較器が一方の入力端子に接続される前記変調信号と他方の入力端子に接続される前記中間周波信号との位相成分を比較して、前記変調信号の位相と前記中間周波信号の位相とが等しくなるように第2ループフィルタを介して送信電圧制御

U

20

30

40

JP 20 20306 A 2004.4.15

発振器に入力することにより前記送信電圧制御発振器に位相変調をかけた送信信号を電力 増幅器に入力するように構成され、

前記電力増幅器により前記送信信号を増幅してアンテナから送信するポーラループ送信機において、

前記ダウンコンバータトミクサの出力と前記振幅比較器の他方の入力端子との間に請求項 1~6のいずれかに記載の利得可変増幅器を、前記電力増幅器の送信出力を制御する送信 出力制御用利得可変増幅器として設けたことを特徴とするポーラループ送信機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は利得可変増幅器に係り、特に通信用半導体集積回路に好適な利得可変増幅器に関する。

[0002]

【従来の技術】

従来、この種の利得可変増幅器としては、例えば図2に示すようなgm可変差動増幅器を構成ブロックとして用いる利得可変増幅器が知られている(例えば、非特許文献1参照。)。

[0003]

ここで、gm可変差動増幅器とは、トランジスタのgmがバイアス電流に比例することを利用し、バイアス電流で利得の制御を行う利得可変増幅器のことである。

[0004]

以下、図2に示す従来の利得可変増幅器200について説明する。同図(a)は利得可変の単位増幅器(以下、単位増幅器と言う)を3段直列接続した利得可変増幅器のブロック回路図であり、同図(b)は各段を構成する単位増幅器の回路図である。

[0005]

一般に利得可変増幅器は、図2(a)に示すように1段の単位増幅器(VGA)202だけでは利得可変範囲に限界があるため、これを複数段(図2の例ではVGA1~VGA3の3段)直列に接続することにより大きな利得可変範囲を得るように構成している。各単位増幅器202は、同図(b)に示すようにトランジスタQ1,Q2のエミッタ同士を結合し、トランジスタQ1,Q2のベースを入力端子とする差動対トランジスタに対して、可変電流源205によりバイアス電流を供給するgm可変差動増幅器204で構成される。gm可変差動増幅器204の利得の制御は、可変電流源205の電流値を制御することにより行われる。

[0006]

なお、図2(a)において、Cは直流(DC)電流カットのための容量、INは利得可変増幅器200の入力信号、OUTは出力信号である。また、同図(b)において、inはgm可変差動増幅器204の入力信号、outは出力信号、Vccはgm可変差動増幅器の電源電圧であり、Vbiasは差動対トランジスタQ1,Q2の各ベースにそれぞれ抵抗R1,R2を介してバイアス電流を与えるバイアス電源電圧である。抵抗RL1,RL2は、差動対トランジスタQ1,Q2の負荷抵抗である。

[0007]

【非特許文献1】

山脇他「2.7ボルト ジーエスエム アールエフ トランシーバー アイシー」、1997年、第32巻、第12号、国際電気電子学会、固体電子回路部門誌、(Yamawaki et al., "A 2.7-V GSM RF TRANCEIVER IC," in IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 32, No. 12, DECEMBER 1997)

【非特許文献2】

ケニントン、ピーター・B. 著、「髙線形性 R F 増幅器の設計」、アーテック ハウス株式会社、1979年、p.161-163(Kenington, Peter B.,

10

20

30

JP 2004 306 A 2004.4.15

20

30

50

"High Linearity RF Amplifier Design", AR TECH HOUSE, INC. 1979, pp. 161—163)

[0008]

【発明が解決しようとする課題】

図2に示した従来回路では、利得可変増幅器を構成する各gm可変差動増幅器の非線形性のために、大きな信号が入力された場合には、振幅歪みが発生するという点について考慮がなされていなかった。このため、大入力信号時でも低歪みかつ低雑音を満足する利得可変増幅器を得ることができなかった。

[0009]

そこで、本発明の目的は、大きな信号が入力された場合でも、振幅歪みが生じないで良好 1 な低雑音特性を有する利得可変増幅器を提供することにある。

[0010]

[0011]

【課題を解決するための手段】

本発明に係る利得可変増幅器は、少なくとも初段の単位増幅器(VGA)の入力側に減衰器を設けたことを特徴とするものである。減衰器を、少なくとも初段VGAの入力側に設けたことにより、雑音の影響が大きい初段VGAの入力信号を減衰させるので、初段VGAにおいて振幅歪みが発生するのを防ぐことができる。この場合、減衰器には雑音を発生しない容量分圧減衰器を用いれば低雑音化のために好適である。また、必要に応じて、全体利得の不足を補うため、最終段に利得固定増幅器を設けることができる。

[0012]

【発明の実施の形態】

以下、本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。

[0013]

<実施形態1>

図1に、本発明に係る利得可変増幅器の第1の実施形態を示す。同図(a)は利得可変増幅器のブロック回路図であり、同図(b)は単位増幅器の回路図である。同図(a)に示したように、本実施形態では、単位増幅器(VGA)を従来例と同様にVGA1~VGA3の3段直列接続としている点は同じであるが、各VGAの入力部にはDC電流カットも兼ねた容量分圧減衰器101を設け、最終段には利得固定増幅器(FIX-AMP)103を設けている点が従来例のブロック構成と相違する。利得固定増幅器103としては、例えばエミッタ接地増幅器を用いることができる。

[0014]

また、各VGAの回路構成は、同図(b)に示すように、従来例と同様の構成のgm可変差動増幅器104を用いているが、gm可変差動増幅器の出力部に、トランジスタQ3,Q4と電流源107,108からなる後段回路を駆動するためのエミッタフォロワ増幅器106を設けている点が従来例の単位増幅器の構成と相違する。一般に、エミッタフォロワ増幅器は周波数特性、歪み特性が良好で、入力インピーダンスが高く、出力インピーダンスが低いという特性を有し、インピーダンスマッチング用にも用いられ、後段回路を駆動するのに適している。

[0015]

gm可変差動増幅器104は、可変電流源105により供給されるバイアス電流に比例してトランジスタQ1, Q2からなる差動対のgmが変化するのを利用して利得の制御を行う。

[0016]

利得可変増幅器100を構成するVGA1~VGA3の各入力に減衰器101を設けて、各VGAに入る信号を減衰させる構成としたことにより、各VGAにおいて振幅歪みが発

生することを防いでいる。ここで、減衰器101として容量分圧減衰器を用いたのは、低雑音化のためであり、容量分圧減衰器では雑音を発生しないからである。これに対して、抵抗を用いた減衰器では雑音が発生し、高周波低雑音用途には使えない。また、固定減衰器でなく、入力に応じて電気的に可変制御する可変減衰器を用いることも考えられたが、抵抗、トランジスタ、ダイオード及び電流源等、多数の回路素子を必要として構成かったとなる上に、要求される高周波低雑音特性を満足することが難しく、実用的ではなかった。さらに、後述する第3及び第4の実施形態のポーラループ通信機の送信出力制御がより可変増幅器に使用するには、可変減衰器を用いた場合、雑音及び利得の両方の制御がより一層難しくなるので、結局、固定減衰量の容量分圧減衰器を用いるのが最適である。もちろん、高周波領域で低雑音の固定減衰器が他にあれば使用できることは言うまでもない。【0017】

また、利得固定増幅器103を最終段に設けるのは、所望の全体利得を得るためである。なお、gm可変差動増幅器は大きな消費電流を必要とするので、最終段を固定増幅器とする構成は、全て利得可変増幅器で構成した場合に比べて、消費電力が少なくなる点で有利である。

[0018]

以上により、図 1 に示した本実施形態の構成は、可変範囲が大きく、低歪な利得可変増幅 器を実現できる。

[0019]

本実施形態では、減衰器101を各VGAの入力に全て設けた例を示したが、雑音の影響は初段がもっとも大きいので、初段に入れるだけでも低雑音の効果がある。勿論、初段と、後段のいずれかのVGAの入力に設けても良い。なお、各段のVGAの入力に設けた方が、前段で発生した雑音を段間の減衰器が減衰させるので、全体利得が同じでも低雑音化の点で有利である。

[0020]

本実施形態では、バイポーラトランジスタによる構成を説明したが、ここで、MOS電界効果トランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor:以下、単にMOSトランジスタと呼ぶ)によっても同様に利得可変増幅器を構成できることを述べる。

図11は、図1(b)で示したgm可変差動増幅器と、gm可変差動増幅器の出力部の増幅器とを、MOSトランジスタで構成したVGAを示す回路構成図である。

[0021]

MOSトランジスタのgmはバイアス電流の平方根に比例するので、バイアス電流で利得の制御を行うgm可変差動増幅器をMOSトランジスタを用いて実現することができる。図11に示すようにgm可変差動増幅器104Mは、ソース同士を結合したMOSトランジスタM1, M2を、図1に示したgm可変差動増幅器104のエミッタ同士を結合したトランジスタQ1, Q2と置き換えれば構成できる。このように、MOSトランジスタで構成したgm可変差動増幅器104Mの利得の制御は、バイポーラトランジスタで構成したgm可変差動増幅器104と同様に、可変電流源105の電流値を制御することで行われる。

[0022]

また、各VGAの出力に設ける後段回路を駆動するためのソースフォロワ増幅器106Mも、図1のエミッタフォロワ増幅器106のトランジスタQ3,Q4の代わりにMOSトランジスタM3,M4と置き換えれば構成できる。ここでは図示しないが、最終段の固定利得増幅器103も、MOSトランジスタで構成できることは言うまでもない。例えば、ソース接地の増幅器でよい。

[0023]

このようにMOSトランジスタにより構成したVGA1~VGA3と、各VGAの入力部に設けた容量分圧減衰器と、最終段の固定利得増幅器を用いて、図1(a)の利得可変増幅器を構成しても、バイポーラトランジスタで構成した場合と同様に、可変範囲が大きく

10

30

20

10

30

40

50

、低歪な利得可変増幅器を実現できる。

[0024]

<実施形態2>

図3は、本発明に係る利得可変増幅器の第2の実施形態を示す単位増幅器の回路図である。利得可変増幅器のブロック回路図は第1の実施形態で示した図1(a)と同じ構成であり、本実施形態では単位増幅器(VGA)の構成が第1の実施形態と相違する。

[0025]

すなわち、各単位増幅器102の入力に容量分圧減衰器101を設け、最終段に利得固定増幅器103を設けるブロック構成は同じであるが、図3に示したように、各単位増幅器102の回路構成として、gm可変差動増幅器304と、gm可変差動増幅器304の利得を制御するカレントミラー回路307と、次段を駆動するためのエミッタフォロワ増幅器106とからなる単位増幅器を用いている点が相違する。なお、比較し易いように本実施形態においても、VGA1からVGA3の3段構成として説明する。

[0026]

第1の実施形態と同様に各VGAの出力側には、後段回路を駆動するため、エミッタフォロワ増幅器106を設け、所望の全体利得を得るため最終段に利得固定増幅器103を設けている。

[0027]

本実施形態におけるgm可変差動増幅器304は、図3に示すようにトランジスタQ1からなるシングル増幅器と、トランジスタQ2からなるシングル増幅器とを2つ並べて差動化し、トランジスタQ1,Q2の各エミッタにダイオードD1,D2を挿入した回路構成である。gm可変差動増幅器304の利得の制御は、可変電流源308、抵抗R3、トランジスタQ5、及びダイオードD3から構成されるカレントミラー回路307を介した電流制御により行われる。

[0028]

g m 可変差動増幅器 3 0 4 のエミッタに挿入されたダイオード D 1 , D 2 は、回路の線形性を改善させる効果を持つ。すなわち、エミッタにダイオード D 1 , D 2 を挿入すると、増幅用トランジスタ Q 1 , Q 2 のベースーエミッタ間にかかる信号の振幅が半分となるため、振幅歪みを受けにくくなる。このため線形性が改善される。

[0029]

このgm可変差動増幅器304を、利得可変増幅器100の単位増幅器102として用いることにより、図1(b)に示したgm可変差動増幅器104を用いる場合に比べて、振幅歪みの発生を防ぐために必要な初段減衰器VGA1の減衰量を小さくすることができる。このため、所望の全体利得を得るのに必要な最終段の固定利得増幅器103の利得を小さくすることができる。多段増幅器では前段で発生した雑音が後段で増幅されるため、このようにして最終段利得を小さくすることにより、利得可変増幅器100の出力雑音を、より小さくすることができる。

[0030]

なお、ダイオード D 1 , D 2 としては、コレクタ・ベース間を接続したダイオード接続のバイポーラトランジスタを用いても良いし、他の拡散ダイオードを用いても良い。

[0031]

したがって、本実施形態により、可変範囲が大きく、低歪みで、第1の実施形態よりも低雑音な利得可変増幅器を実現できる。

[0032]

< 実施形態3>

本発明に係る利得可変増幅器を用いた第3の実施形態について述べる。本実施形態は、第1の実施形態で示した図1の利得可変増幅器を、ポーラループ送信機のための送信出力制御用利得可変増幅器として使用する場合である。

[0033]

ポーラループ方式は、振幅と位相に情報を持つ信号を扱う送信機に適用可能な電力増幅器

(PA)の線形補償方式である。図4に、従来のポーラループ送信機の構成を示す。ポーラループ送信機は、位相比較器413を用いた位相ループと振幅比較器410を用いた振幅ループより構成される。図4中に示した太線は、振幅ループを示している。

[0034]

90°位相差を持つI、Q信号と、中間周波電圧制御発振器(IFVCO)408の出力を入力とし、IF帯の変調信号を出力する直交変調器409からの出力信号は、振幅比較器410と位相比較器413のそれぞれの正相入力端子に入力される。一方、電力増幅器401の出力を、結合器402を介して検出した帰還信号は減衰器403を通って、RF局部発振器405の発振信号と、ダウンコンバートミクサ404にて、IF帯に周波数変換された後、振幅比較器410と位相比較器413のそれぞれの逆相端子に入力される。位相比較器413では両者の信号の位相を比較し、それらが等しくなるように電圧制御発振器415の制御端子に帰還をかける。これにより、IF帯からRF帯への周波数変換を行うとともに、送信信号に位相変調をかけることができる。

[0035]

一方、振幅比較器 4 1 0 では両者の信号の振幅を比較し、それらが等しくなるように電力増幅器 4 0 1 の制御端子に帰還をかける。これにより、電圧制御発振器(TXVCO) 4 1 5 が出力する位相変調のかかった一定振幅の R F 信号に振幅変調をかけることができる

[0036].

このようして、ポーラループ送信機は位相方向と振幅方向に情報を持つ信号を歪みなくアンテナ(ANT)から送信することができる。なお、ループフィルタ411は振幅比較器410の出力を電力増幅器401の制御のための信号に、ループフィルタ414は位相比較器413の出力を、電圧制御発振器415を制御するための信号に変換するための低域通過フィルタである。

[0037]

このようなポーラループ送信機に関しては、例えば、非特許文献2に記載されている。

[0038]

振幅ループは、直交変調器409からの信号の振幅とダウンコンバートミクサ404からの帰還信号の振幅とが等しくなるように動作する。

そこで、本実施形態では、図5に示すように、振幅ループの帰還パスに送信出力制御用の利得可変増幅器406を設け、その利得を制御することにより、電力増幅器401の出力レベルを制御しようとするものである。すなわち、ポーラループ送信機の送信出力を制御することができるようになる。ここで、図6に利得可変増幅器406の利得Gと電力増幅器(PA)401の出力レベルの関係を示す。図6より、電力増幅器401の出力(以下、PA出力という)が大きい場合には利得可変増幅器406の利得Gは小さく、PA出力が小さい場合には利得可変増幅器の利得Gは大きいという関係が必要である。

[0039]

したがって、ポーラループ送信機の送信出力を制御する場合、利得可変増幅器 4 0 6 には次のような特性が必要となる。

[0040]

- (1)送信出力制御を行うために大きな可変範囲が要求される。
- (2) 振幅方向に情報を持つ信号を歪なく送信するために高い線形性が要求される。
- (3)低利得時に電力増幅器からの大信号を受ける必要がある。このため、低利得時には 特に高い線形性が要求される。
- (4)携帯端末用途では、電力増幅器の出力における受信帯域雑音に関する仕様が厳しく 、利得可変増幅器には低雑音な特性が要求される。

[0041]

以下、利得可変増幅器 4 0 6 の線形性の仕様が、 0 . 1 d B - I C P (I n p u t C o m p r e s s i o n P o i n t) で規定されている場合を例として、その具体的設計について述べる。ここで、 0 . 1 d B - I C Pとは増幅器の入力信号レベルを上げた場合に

10

20

30

40

10

20

30

40

50

、回路の非線形性により利得がO.1dB変化する入力信号レベルのことである。

[0042]

利得可変増幅器406として、図1に示した利得可変増幅器100を用いる。この利得可変増幅器100を構成する単位増幅器102で用いるgm可変差動増幅器104の入力歪み特性は、バイアス電流を変えて利得を変えても変化せず、ICPが利得に依存しないことが理論的に知られている。

(8)

[0043]

[0044]

図8に、利得可変増幅器100全体のレベルダイアグラムの入力INから出力OUTまでの設計例を示す。利得可変増幅器100は、図1に示すようにVGA1~VGA3の各入力側に容量分圧減衰器101が設けられている。図8では、この減衰器101のブロックをVGA1側から順にATT1~ATT3で表わしている。

[0045]

図8のレベルダイアグラムは、各ブロックの入力信号レベルSinを示したものである。図5に示したポーラループ送信機において、PA出力が最も大きい実使用最低利得時と、PA出力が最も小さい実使用最大利得時のレベルダイアグラムを示している。すでに述べたようにgm可変差動増幅器104のICPは利得を上げても劣化しない。また、図6に示した関係から、送信出力制御では利得可変増幅器406の利得を上げる場合には同じ大きさだけ入力信号レベルが小さくなる。このため、実使用最低利得時において振幅歪を生じないようにゲイン配分を決めておけば、振幅ループが正常に動作している場合には、利得を上げても振幅歪みは発生しない。

[0046]

そこで、初段減衰器ATT1の減衰量は、電力増幅器401からの大信号を受ける最低利得時において、初段VGA1の入力信号レベルが初段VGA1の0.1dB-ICP(図8中に、×で示した位置の利得)より小さくなるように設定される。

[0047]

次段以後のVGAにおいても、実使用最低利得時において、各VGAの入力信号レベルがそれぞれの0.1dB-ICPよりも小さくなるように、それぞれの減衰器ATT2,ATT3の減衰量が決定される。そして最終段の利得固定増幅器FIX-AMPにより、所望の全体利得を得る。多段増幅器では前段で発生した雑音が後段で増幅されるため、低雑音化のためには最終段利得を小さくすることが有効である。そこで、各VGAの入力信号レベルS」。が各VGAの0.1dB-ICP(×で示した位置の利得)よりも僅かに小さくなるように各減衰器の減衰量を決定し、後段利得をなるべく小さくするように設計する。

[0048]

本実施形態では、ポーラループ送信機に対して、歪み特性の大きな劣化を生じることなく 、良好な送信出力制御機能を実現することができる。

[0049]

<実施形態4>

本発明に係る利得可変増幅器を用いた第4の実施形態について述べる。本実施形態は、第2の実施形態で示した図3の利得可変増幅器を、図5に示した構成のポーラループ送信機のための送信出力制御用利得可変増幅器として使用する場合である。

[0050]

以下、第3の実施形態と同様に、利得可変増幅器406の線形性の仕様が0.1dB-I

10

20

30

40

[0051]

図10に、利得可変増幅器全体のレベルダイアグラムの設計例を示す。レベルダイアグラムは、各プロックの入力信号レベルS」。を示したものである。PA出力が最も大きい実使用最低利得時と、PA出力が最も小さい実使用最大利得時のレベルダイアグラムを示している。すでに述べたように、gm可変差動増幅器304のICPは利得を上げても劣化しない。また、ポーラループ送信機の送信出力制御では、利得可変増幅器406の利得を上げる場合には、図6に示した関係から同じ大きさだけ入力信号レベルが小さくなる。このため、前述した第3の実施形態と同様に、実使用最低利得時において振幅歪を生じないようにゲイン配分を決めておけば、振幅ループが正常に動作している場合には、利得を上げても振幅歪みは発生しない。

[0052]

そこで、初段減衰器ATT1の減衰量は、電力増幅器401からの大信号を受ける実使用最低利得時において、初段VGA1の入力信号レベルが初段VGA1の0.1dB-ICP(図10中に、×で示した位置の利得)より小さくなるように設定される。

[0053]

次段以後のVGA2、VGA3においても、実使用最低利得時において、各VGAの入力信号レベルがそれぞれの0.1dB-ICP(×で示した位置の利得)よりも小さくなるようにそれぞれの入力側の減衰器ATT2,ATT3の減衰量が決定される。そして最終段の利得固定増幅器(FIX-AMP)303により、所望の全体利得を得る。多段増幅器では前段で発生した雑音が後段で増幅されるため、低雑音化のためには最終段利得を小さくすることが有効である。そこで各VGAの入力信号レベルSinが各VGAの0.1dB-ICPよりも僅かに小さくなるように各減衰器ATT1~ATT3の減衰量を決定し、後段利得をなるべく小さくするように設計する。

[0054]

gm可変差動増幅器 3 0 4 は、gm可変差動増幅器 1 0 4 に比べて 0. 1 d B ー I C P が約 9 d B 高いため、利得可変増幅器の初段減衰器 V G A 1 の減衰量を約 9 d B 小さくすることができる。このため、所望の全体利得を得るのに必要な最終段利得を小さくすることができ、gm可変差動増幅器 1 0 4 を用いる第 3 の実施形態の場合に比べて低雑音な特性を実現することができる。

[0055]

本実施形態でも、ポーラループ送信機に対して、歪み特性や雑音特性の大きな劣化を生じることなく、良好な送信出力制御機能を実現することができる。

[0056]

以上、本発明の好適な実施の形態について説明したが、本発明は上記実施の形態で示した構成に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。

[0057]

【発明の効果】

本発明によれば、可変範囲が大きく、低歪、低雑音の利得可変増幅器を実現することがで

きる。このため、ポーラループ方式など、振幅成分に対する負帰還ループを有する線形送 信機に対して、良好な送信出力制御機能を提供することができる。

【図面の簡単な説明】

【図1】本発明に係る利得可変増幅器の第1の実施形態を示す図であり、(a)は利得可変増幅器のプロック回路図、(b)は単位増幅器の回路図。

【図2】従来の利得可変増幅器を示す図であり、(a)は利得可変増幅器のブロック回路図であり、(b)は単位増幅器の回路図。

【図3】本発明に係る利得可変増幅器の第2の実施形態を示す単位増幅器の回路図。

【図4】従来のポーラループ送信機の構成を示すブロック回路図。

【図 5 】本発明に係る利得可変増幅器を用いた第 3 の実施形態を示す図であり、送信出力制御機能を有するポーラループ送信機を示すブロック回路図。

【図6】図5の回路構成で用いる送信出力制御用利得可変増幅器の利得とPA出力レベルの関係を示す図。

【図7】図1に示したgm可変差動増幅器の利得の入力信号レベル(S_{IN})に対する依存性をシミュレーションにより求めた特性線図。

【図8】第3の実施形態で用いる送信出力制御用の利得可変増幅器のレベルダイアグラムの設計例を示す図。

【図9】図3に示したgm可変差動増幅器の利得の入力信号レベル(S_{IN})に対する依存性をシミュレーションにより求めた特性線図。


【図10】第4の実施形態で用いる送信出力制御用の利得可変増幅器のレベルダイアグラ 20ムの設計例を示す図。


【図11】図1で示したgm可変差動増幅器と、その出力部の増幅器とを、MOSトランジスタで構成した場合の回路構成図。


【符号の説明】

100,200…利得可変増幅器、101…容量分圧減衰器、102,202…利得可変増幅器を構成する単位増幅器(VGA)、103…利得固定増幅器(FIX-AMP)、104,104M,204…gm可変差動増幅器、105,205,308…可変電流源、106…エミッタフォロワ増幅器、106M…ソース107フォロワ増幅器、108…定電流源、307…カレントミラー回路、401…電力増幅器(PA)、402…結合器、403…減衰器、404…ダウンコンバートミクサ、405…RF局部発振器、406…送信出力制御用利得可変増幅器、408…中間周波電圧制御発振器(IFVCO)、409…直交変調器、410…振幅比較器、411,414…ループフィルタ、415…送信用電圧制御発振器(TXVCO)、Acmgm可変差動増幅器の利得、D1~D3…ダイオード、IN…利得可変回路の入力信号、in…単位増幅器の入力信号、OUT…利得可変増幅器の出力、out…単位増幅器の出力信号、Q1~Q5…バイポーラトランジスタ、R1~R3…抵抗、RL1,RL2…負荷抵抗、Sinmgm可変差動増幅器の入力信号しベル、M1~M4…バイポーラトランジスタ、Vbiasmバイアス電源電圧、Vcc…電源電圧。

[図2]









VGA2 C

VGA1 C


図2







【図4】








図5

[図7]






図7

[図6]



[図8]



IN VGA1 ATT2 VGA2 ATT3 VGA3 FIX AMP

図8

×: 各VGAの0.1dB-ICP位置

【図9】





図9

[図10]


図10

k k



【図11】

図11



フロントページの続き

(72)発明者 山脇 大造

東京都国分寺市東恋ヶ窪一丁目 2 8 0番地 株式会社日立製作所中央研究所内 F ターム(参考) 5J100 JA01 KA05 LA00 LA01 LA09 QA01 SA01 5K060 BB07 CC04 CC11 HH01 HH06 HH16 HH37 JJ16 LL01 LL24